A carregar...
Publicação
Architecture engineering as a route to enhance performance, stability and reproducibility of oxide TFTs
| Nome: | Descrição: | Tamanho: | Formato: | |
|---|---|---|---|---|
| 3.97 MB | Adobe PDF |
Autores
Orientador(es)
Resumo(s)
InGaZnO (IGZO) thin-film transistors (TFTs) have gained significant traction in the dis-
play industry due to their excellent electrical performance and adaptability to flexible sub-
strates. This versatility has opened doors to innovative applications like smart surfaces for
health monitoring, wearables, and radiation security. However, since these substrates require
low thermal budgets (< 180 °C), these TFTs often encounter higher defect densities, necessitat-
ing enhancements in device performance and stability.
In this context, the objective of this work centers on dual-gate (DG) TFTs, aiming to
achieve superior mobility, precise threshold voltage control, and improved stability and uni-
formity. These goals are pursued through a concept called bulk accumulation (BA), which can
occur in DG TFTs when the semiconductor layer is sufficiently thin. While the devices could
not be fabricated due to unforeseen circumstances with lab equipment, the research was pro-
pelled by technology computer-aided design (TCAD) simulation tools to gain insights into the
structural changes and material behaviors within the TFTs.
The results show that DG TFTs display increased drain currents and field-effect mobil-
ity, and lower threshold voltage and subthreshold swing. The devices also benefit from in-
creased resistance against semiconductor/dielectric interface defects, which are very promi-
nent in TFTs and decisive in their electrical performance. This is because of the occurrence of
BA, in which carrier accumulation occurs not only at semiconductor/dielectric interfaces but
also in the bulk of the active layer. The results also suggest that this effect is more noticeable
at higher interface defect densities, since the TFT is more reliant on the bulk contributions for
its electric performance. These structures could be used as a way to impose an electrical per-
formance boost on TFTs with high interface defects, using BA to avoid these imperfections.
Transístores de filmes finos (TFTs) de InGaZnO (IGZO) têm ganho atenção na indústria dos displays devido à sua excelente performance eléctrica e adaptabilidade a substratos flexíveis. Esta versatilidade abriu portas para aplicações inovadoras como smart surfaces para monitorização de saúde, tecnologias wearable e proteção contra radiação. No entanto, devido à necessidade de processos a baixas temperaturas (< 180 ºC), estes TFTs são propícios a altas densidades de defeitos, precisando assim de melhorias no seu desempenho e estabilidade. Neste contexto, o objetivo deste trabalho foca-se nos TFTs dual-gate (DG), apontando atingir mobilidade superior, controlo preciso da tensão de threshold e maior estabilidade e uniformidade. Isto é abordado através de um conceito chamado bulk accumulation (BA), que pode ocorrer nos TFTs DG quando a sua camada ativa é suficientemente fina. Apesar dos dispositivos físicos não poderem ter sido fabricados devido a circunstâncias inesperadas com os equipamentos da câmara limpa, a investigação foi impulsionada por ferramentas de simulação (TCAD) de maneira a obter conhecimento relacionado com as mudanças estruturais e o comportamento dos materiais que constituem o TFT. Os resultados mostram que os TFTs DG apresentam aumentos de corrente no dreno e de mobilidade, e reduções de tensão de threshold e de subthreshold swing. Os TFTs beneficiam também de uma resistência aumentada face a defeitos da interface semicondutor/dielétrico, cujos são decisivos para o seu desempenho. Isto deve-se ao BA, no qual a acumulação de portadores de carga acontece não só nas interfaces semicondutor/dielétrico mas também no interior do semicondutor. Os resultados sugerem também que este efeito é mais perceptível com valores de densidade de defeitos da interface mais elevados, devido à maior dependência do TFT nas contribuições do interior do semicondutor. Estas estruturas podem então ser vistas como uma maneira de impor uma melhoria no desempenho de TFTs com altas densidades de defeitos de interface, usando o BA para evitar estas irregularidades.
Transístores de filmes finos (TFTs) de InGaZnO (IGZO) têm ganho atenção na indústria dos displays devido à sua excelente performance eléctrica e adaptabilidade a substratos flexíveis. Esta versatilidade abriu portas para aplicações inovadoras como smart surfaces para monitorização de saúde, tecnologias wearable e proteção contra radiação. No entanto, devido à necessidade de processos a baixas temperaturas (< 180 ºC), estes TFTs são propícios a altas densidades de defeitos, precisando assim de melhorias no seu desempenho e estabilidade. Neste contexto, o objetivo deste trabalho foca-se nos TFTs dual-gate (DG), apontando atingir mobilidade superior, controlo preciso da tensão de threshold e maior estabilidade e uniformidade. Isto é abordado através de um conceito chamado bulk accumulation (BA), que pode ocorrer nos TFTs DG quando a sua camada ativa é suficientemente fina. Apesar dos dispositivos físicos não poderem ter sido fabricados devido a circunstâncias inesperadas com os equipamentos da câmara limpa, a investigação foi impulsionada por ferramentas de simulação (TCAD) de maneira a obter conhecimento relacionado com as mudanças estruturais e o comportamento dos materiais que constituem o TFT. Os resultados mostram que os TFTs DG apresentam aumentos de corrente no dreno e de mobilidade, e reduções de tensão de threshold e de subthreshold swing. Os TFTs beneficiam também de uma resistência aumentada face a defeitos da interface semicondutor/dielétrico, cujos são decisivos para o seu desempenho. Isto deve-se ao BA, no qual a acumulação de portadores de carga acontece não só nas interfaces semicondutor/dielétrico mas também no interior do semicondutor. Os resultados sugerem também que este efeito é mais perceptível com valores de densidade de defeitos da interface mais elevados, devido à maior dependência do TFT nas contribuições do interior do semicondutor. Estas estruturas podem então ser vistas como uma maneira de impor uma melhoria no desempenho de TFTs com altas densidades de defeitos de interface, usando o BA para evitar estas irregularidades.
Descrição
Palavras-chave
IGZO TFTs TCAD simulation dual-gate bulk accumulation