Publicação
Design of a power output stage for a class D audio power amplifier based on an 1.5-bit ∑ ∆ M
| dc.contributor.advisor | Paulino, Nuno | |
| dc.contributor.author | Leitão, Pedro Miguel Vicente | |
| dc.date.accessioned | 2013-07-31T09:35:15Z | |
| dc.date.available | 2013-07-31T09:35:15Z | |
| dc.date.issued | 2013 | |
| dc.description | Dissertação apresentada para obtenção do Grau de Mestre em Engenharia Electrotécnica e de Computadores, pela Universidade Nova de Lisboa, Faculdade de Ciências e Tecnologia | por |
| dc.identifier.uri | http://hdl.handle.net/10362/10229 | |
| dc.language.iso | eng | por |
| dc.publisher | Faculdade de Ciências e Tecnologia | por |
| dc.subject | Class D audio amplifier | por |
| dc.subject | Power amplifiers | por |
| dc.subject | Power efficiency | por |
| dc.subject | Output stage | por |
| dc.subject | Gate drivers | por |
| dc.subject | Continuous-time sigma-delta modulation | por |
| dc.title | Design of a power output stage for a class D audio power amplifier based on an 1.5-bit ∑ ∆ M | por |
| dc.type | master thesis | |
| dspace.entity.type | Publication | |
| rcaap.rights | openAccess | por |
| rcaap.type | masterThesis | por |