A carregar...
Publicação
SINGLE STAGE CTLE WITH LOW POWER AND DOUBLE ZERO FOR EQUALIZATION
| Nome: | Descrição: | Tamanho: | Formato: | |
|---|---|---|---|---|
| 25.57 MB | Adobe PDF |
Autores
Orientador(es)
Resumo(s)
Nowadays, communication between two devices without loss of information is very important in the design of
electronic circuits. There are two ways to transmit the data information: Parallel, where exists multiple connections between the two chips and Serial with only a single connection pair. Since the parallel data transmission consumes more power and requires more communication links, the serial data transmission is more advantageous. That’s why it is used a system called Serializer/Deserializer (SerDes), which is able to convert the parallel input data into serial data, allowing lower values for power consumption and reducing the number of pins and connections. The SerDes system presents the following feature, the connection between the Serializer and Deserializer (channel) presents a characteristic of a low-pass filter at typical baud rates. So, when the digital signal (input bits) after being serialized, is transmitted through the channel, the signal is seriously distorted because of this limitation, making it significantly different from the original serialized signal. In these situations, it is important to integrate an equalizer on the Transmitter and/or Receiver side of the SerDes, in order to extend the channel bandwidth and allow the signal to be transmitted along the channel, without loss of information. This thesis aims to design and simulate a Continuous Time Linear Equalizer (CTLE), using 16 nm FinFET technology, for 4 GHz and 10 GHz frequencies. This CTLE will have a distinctive feature since it will use an Active Inductor topology in its implementation, allowing an extra zero in its frequency response. At the end, a programmable CTLE with switches was implemented, in order to toggle the operation frequency between 4 GHz and 10 GHz with the help of two enable bits. The CTLE implemented presents a boost that varies between 12.8 dB and 16.1 dB for 4 GHz and between 11.6 dB and 19.3 dB for 10 GHz. For the eye diagram, it was obtained a vertical eye opening of 28% and 26% compared to the amplitude of eye diagram, for the 4 GHz and 10 GHz CTLE, respectively.
Atualmente, a comunicação entre dois dispositivos sem perdas de informação é algo muito importante no design de circuitos eletrónicos. Existem duas maneiras de transmitir os dados: Paralela, onde existe múltiplas conexões entre os dois chips e Serial com apenas um único par de conexões. Como a transmissão paralela de dados consome mais energia e requer mais links de comunicação, a transmissão serial de dados é mais vantajosa, por isso é utilizado um sistema chamado Serializer/Deserializer (SerDes) que é capaz de converter dados de entrada em paralelo para dados em série, permitindo valores mais baixos para a potência consumida e reduzir o número de pinos e conexões. O sistema SerDes apresenta a seguinte característica, a ligação entre o Serializer e Deserializer (canal) apresenta a característica de um filtro passa-baixo para taxas de transmissão típicas. Assim, quando o sinal digital (bits de entrada) após ser serializado, é transmitido através do canal, o sinal é gravemente distorcido devido a esta limitação, passando a estar significamente diferente do sinal serializado original. Por isso nestas situações é importante fazer a integração de um equalizer no lado emissor e/ou recetor do SerDes, de modo a estender a largura de banda do canal e permitir que o sinal seja transmitido ao longo do canal, sem perdas de informação. Esta tese tem como objetivo implementar e simular um Continuous Time Linear Equalizer (CTLE), utilizando tecnologia FinFET de 16 nm, para as frequências 4 GHz e 10 GHz. Este CTLE irá ter uma característica distintiva visto que irá utilizar uma topologia para o Active Inductor na sua implementação, permitindo assim ter um zero extra na sua resposta em frequência. No final, foi implementado um CTLE programável com switches, de modo a mudar a frequência de operação entre 4 GHz e 10 GHz com o auxílio de dois bits do tipo enable. O CTLE implementado apresenta um boost que varia entre 12.8 dB e 16.1 dB para 4 GHz e entre 11.6 dB e 19.3 dB para 10 GHz. Para o diagrama de olho, foi obtido uma abertura de olho vertical de 28% e 26% em comparação com a amplitude do diagrama de olho, para o CTLE de 4 GHz e 10 GHz, respetivamente.
Atualmente, a comunicação entre dois dispositivos sem perdas de informação é algo muito importante no design de circuitos eletrónicos. Existem duas maneiras de transmitir os dados: Paralela, onde existe múltiplas conexões entre os dois chips e Serial com apenas um único par de conexões. Como a transmissão paralela de dados consome mais energia e requer mais links de comunicação, a transmissão serial de dados é mais vantajosa, por isso é utilizado um sistema chamado Serializer/Deserializer (SerDes) que é capaz de converter dados de entrada em paralelo para dados em série, permitindo valores mais baixos para a potência consumida e reduzir o número de pinos e conexões. O sistema SerDes apresenta a seguinte característica, a ligação entre o Serializer e Deserializer (canal) apresenta a característica de um filtro passa-baixo para taxas de transmissão típicas. Assim, quando o sinal digital (bits de entrada) após ser serializado, é transmitido através do canal, o sinal é gravemente distorcido devido a esta limitação, passando a estar significamente diferente do sinal serializado original. Por isso nestas situações é importante fazer a integração de um equalizer no lado emissor e/ou recetor do SerDes, de modo a estender a largura de banda do canal e permitir que o sinal seja transmitido ao longo do canal, sem perdas de informação. Esta tese tem como objetivo implementar e simular um Continuous Time Linear Equalizer (CTLE), utilizando tecnologia FinFET de 16 nm, para as frequências 4 GHz e 10 GHz. Este CTLE irá ter uma característica distintiva visto que irá utilizar uma topologia para o Active Inductor na sua implementação, permitindo assim ter um zero extra na sua resposta em frequência. No final, foi implementado um CTLE programável com switches, de modo a mudar a frequência de operação entre 4 GHz e 10 GHz com o auxílio de dois bits do tipo enable. O CTLE implementado apresenta um boost que varia entre 12.8 dB e 16.1 dB para 4 GHz e entre 11.6 dB e 19.3 dB para 10 GHz. Para o diagrama de olho, foi obtido uma abertura de olho vertical de 28% e 26% em comparação com a amplitude do diagrama de olho, para o CTLE de 4 GHz e 10 GHz, respetivamente.
Descrição
Palavras-chave
CTLE SerDes Constant-gm Active Inductor