A carregar...
Publicação
Implementation study of a RISC-V based SoC for IoT using SKY130 open PDK
| Nome: | Descrição: | Tamanho: | Formato: | |
|---|---|---|---|---|
| 5.04 MB | Adobe PDF |
Autores
Orientador(es)
Resumo(s)
Hardware design has always been an area with a tall barrier of entry. Aside from requiring high
expertise, it is plagued with proprietary tools and IPs. However, the open-source community has been
striving to change this for over a decade now, by developing alternatives and publishing them on open
licenses. A key achievement was the arrival of RISC-V, that offered the possibility of developing
processors with no fees. Nowadays, this movement is reaching chip design through free IPs and recently
open access to Process Design Kits (PDK) and Electronic Design Automation (EDA) tools.
This dissertation contributes to open-source by proposing a design flow that enables System on
Chip (SoC) development using RISC-V. This flow is comprised of freely accessible tools and is aimed at
students and researchers. For the logic design it uses Vivado, Visual Studio Code with PlatformIO,
Verilator, and GTKWave, along with the SwervolfX SoC that can be implemented into a FPGA. This
provides an environment to test and develop peripherals for a RISC-V system. The physical design uses
Openlane, which is compatible with Skywater’s open 130nm PDK.
To test the flow, a biquad filter was hardened into a 0.185 𝑚𝑚2 macro, then integrated into the
Caravel SoC and submitted to Google’s open MPW shuttle.
O desenho de hardware foi sempre uma área com uma barreira de entrada alta. Para além de exigir elevada perícia, está infestada de ferramentas proprietárias e IPs. No entanto, a comunidade de código aberto tem procurado alterar esta situação há mais de uma década, desenvolvendo alternativas e publicando-as em licenças abertas. Uma conquista chave foi a chegada do RISC-V, que ofereceu a possibilidade de desenvolver processadores sem taxas. Atualmente, este movimento está a chegar ao desenho de chips através de IPs gratuitos e, recentemente, o acesso aberto a “Process Design Kits” (PDK) e ferramentas de “Electronic Design Automation” (EDA). Esta dissertação contribui para o código aberto ao propor um fluxo de desenho que permite o desenvolvimento de Sistema em Chip (SoC) utilizando RISC-V. Este fluxo é composto por ferramentas de livre acesso e destina-se a estudantes e investigadores. Para o desenho lógico, utiliza Vivado, Visual Studio Code com PlatformIO, Verilator, e GTKWave, juntamente com o SoC SwervolfX que pode ser implementado numa FPGA. Isto proporciona um ambiente para testar e desenvolver periféricos para um sistema RISC-V. O desenho físico utiliza o Openlane, que é compatível com o PDK aberto de 130nm da Skywater. Para testar o fluxo, um filtro biquad foi endurecido numa macro de 0,185 mm2 e depois integrado no SoC ”Caravel” e submetido ao programa MPW aberto do Google.
O desenho de hardware foi sempre uma área com uma barreira de entrada alta. Para além de exigir elevada perícia, está infestada de ferramentas proprietárias e IPs. No entanto, a comunidade de código aberto tem procurado alterar esta situação há mais de uma década, desenvolvendo alternativas e publicando-as em licenças abertas. Uma conquista chave foi a chegada do RISC-V, que ofereceu a possibilidade de desenvolver processadores sem taxas. Atualmente, este movimento está a chegar ao desenho de chips através de IPs gratuitos e, recentemente, o acesso aberto a “Process Design Kits” (PDK) e ferramentas de “Electronic Design Automation” (EDA). Esta dissertação contribui para o código aberto ao propor um fluxo de desenho que permite o desenvolvimento de Sistema em Chip (SoC) utilizando RISC-V. Este fluxo é composto por ferramentas de livre acesso e destina-se a estudantes e investigadores. Para o desenho lógico, utiliza Vivado, Visual Studio Code com PlatformIO, Verilator, e GTKWave, juntamente com o SoC SwervolfX que pode ser implementado numa FPGA. Isto proporciona um ambiente para testar e desenvolver periféricos para um sistema RISC-V. O desenho físico utiliza o Openlane, que é compatível com o PDK aberto de 130nm da Skywater. Para testar o fluxo, um filtro biquad foi endurecido numa macro de 0,185 mm2 e depois integrado no SoC ”Caravel” e submetido ao programa MPW aberto do Google.
Descrição
Palavras-chave
RISC-V Open PDK Openlane OpenROAD Open-source SoC