Assessment of the Zero-Distortion Bias Point for High-Linearity 2-MOS LNA

Abstract

Os avanços na tecnologia de semicondutores levaram à miniaturização dos transístores de forma a responder às exigências mais rigorosas, uma vez que a eletrónica é vital nas nossas vidas. No entanto, novos efeitos têm acompanhado essa evolução, o que significa modelos mais complexos a ser compreendidos pelos designers. Neste trabalho, um modelo com sete parâmetros foi usado para avaliar o comportamento da distorção harmónica no MOSFET. Os efeitos de canal curto (SCE) considerados neste modelo são: redução da barreira induzida pelo dreno (DIBL), redução de mobilidade, modulação do comprimento de canal e saturação de velocidade; o seu impacto no ponto de polarização de zero distorção (ZDBP) foi abordado. A redução da mobilidade e DIBL foram identificados como os mais relevantes para a localização do ZDBP em relação à tensão de threshold (𝑉𝑇𝐻). À medida que os valores desses coeficientes aumentam, o ponto ótimo desloca-se para tensões mais baixas, eventualmente abaixo do 𝑉𝑇𝐻. Ao traçar a curva 𝐺𝑚3 do dispositivo, uma nova técnica de linearização surgiu e foi implementada num amplificador de baixo ruído (LNA). Esta aproveita o comportamento da curva 𝐺𝑚3, usando dois transístores em paralelo com diferentes 𝑉𝑇𝐻s para criar uma faixa dinâmica próxima de zero, procurando melhorar a linearidade do circuito.

The advancements in semiconductor technology have resulted in the miniaturization of transistors to meet stricter demands as electronics are now vital in our lives. However, this evolution has brought about new effects and for designers, it meant more complex models that need to be understood to keep supplying the market. This work assessed the behavior of harmonic distortion characteristics in Metal-Oxide Semiconductor Field-Effect Transistor (MOSFET), namely the Zero-Distortion Bias Point (ZDBP), using a design-oriented 7-parameter model. The Short-Channel Effect (SCE)s considered in this model are drain-induced barrier lowering (DIBL), mobility reduction, channel length modulation, and velocity saturation. Mobility reduction and DIBL were identified as being the most impactful for the location of the ZDBP relative to the threshold voltage (𝑉𝑇𝐻). By sweeping both coefficients it was concluded that as their values increase the sweet spot moves to lower voltages, eventually lower than the 𝑉𝑇𝐻 itself. Upon plotting the third-order derivative of the drain current (𝐺𝑚3) curve of the MOSFET device a new linearization technique emerged that was implemented in an Low-Noise Amplifier (LNA). The proposed technique leverages the 𝐺𝑚3 curve’s behavior, using two transistors in parallel with different 𝑉𝑇𝐻s to create a dynamic range near zero to improve linearity.