| Nome: | Descrição: | Tamanho: | Formato: | |
|---|---|---|---|---|
| 4.16 MB | Adobe PDF |
Autores
Orientador(es)
Resumo(s)
Todos os dias se assiste à superação de novas barreiras em campos como os
sistemas computacionais e as suas capacidades de processamento. Tais avanços
levam a que a procura por conversores analógico-digitais mais eficientes, com
maior resolução, de elevado desempenho e versáteis seja, atualmente, maior do
que nunca. Os conversores analógico-digitais baseados na arquitetura apresentada por Hopfield, são uma tecnologia que surge como uma forte candidata na
resposta a essa procura. Os SAR ADCs têm-se revelado os conversores eleitos em
aplicações que exigem reduzida área física e reduzido consumo energético.
Como tal, desta dissertação resulta um SAR ADC de arquitetura “desenrolada”
com múltiplos DACs, com 4 bits de resolução, robusto a erros causados pela tensão de desvio dos comparadores e erros de emparelhamento dos condensadores.
Descrição
Palavras-chave
Conversor analógico-digital (ADC) registo de aproximações sucessivas (SAR) arquitetura desenrolada (Loop-Unrolled) Hopfield
