Utilize este identificador para referenciar este registo:
http://hdl.handle.net/10362/115839
Título: | Projeto de um ADC baseado numa rede neuronal de Hopfield |
Autor: | Veloso, João Henrique Coelho |
Orientador: | Goes, João |
Palavras-chave: | Conversor analógico-digital (ADC) registo de aproximações sucessivas (SAR) arquitetura desenrolada (Loop-Unrolled) Hopfield |
Data de Defesa: | Fev-2021 |
Resumo: | Todos os dias se assiste à superação de novas barreiras em campos como os sistemas computacionais e as suas capacidades de processamento. Tais avanços levam a que a procura por conversores analógico-digitais mais eficientes, com maior resolução, de elevado desempenho e versáteis seja, atualmente, maior do que nunca. Os conversores analógico-digitais baseados na arquitetura apresentada por Hopfield, são uma tecnologia que surge como uma forte candidata na resposta a essa procura. Os SAR ADCs têm-se revelado os conversores eleitos em aplicações que exigem reduzida área física e reduzido consumo energético. Como tal, desta dissertação resulta um SAR ADC de arquitetura “desenrolada” com múltiplos DACs, com 4 bits de resolução, robusto a erros causados pela tensão de desvio dos comparadores e erros de emparelhamento dos condensadores. |
URI: | http://hdl.handle.net/10362/115839 |
Designação: | Mestre em Engenharia Eletrotécnica e de Computadores |
Aparece nas colecções: | FCT: DEE - Dissertações de Mestrado |
Ficheiros deste registo:
Ficheiro | Descrição | Tamanho | Formato | |
---|---|---|---|---|
Veloso_2020.pdf | 4,26 MB | Adobe PDF | Ver/Abrir |
Todos os registos no repositório estão protegidos por leis de copyright, com todos os direitos reservados.