A carregar...
Publicação
AN AREA OPTIMIZED NMOS-BASED LDO REGULATOR WITH 1.028V TO 1.32V SUPPLY VOLTAGE AND 0.4V TO 0.9V OUTPUT VOLTAGE
| Nome: | Descrição: | Tamanho: | Formato: | |
|---|---|---|---|---|
| 7.1 MB | Adobe PDF |
Autores
Orientador(es)
Resumo(s)
In the constantly expanding field of cutting-edge systems and Internet of Things (IoT) applications, System-on-Chip (SoC) has become an appealing solution to minimize footprint area and costs. As devices strive for higher operation frequencies and improved performance while operating at lower supply voltages, any voltage fluctuation can pose a potential risk to Integrated Circuit (IC). The urgency to address and mitigate these fluctuations becomes clear in this context, emphasizing the critical role of robust voltage regulation in ensuring improved reliability of integrated circuits. To address this challenge, power-efficient, fast-response, and noise-free power supply solutions with Power Management Integrated Circuits (PMICs) are required. Low dropout Voltage Regulators (LDO) are one of the main building blocks of PMIC and are extensively used to power up other circuits with a stable, and accurate output voltage regardless of current load or input voltage variations. This Master’s Thesis showcases the design and implementation of a robust conventional NMOSbased LDO featuring a folded-cascode amplifier with 1.028V to 1.32V supply voltage and 0.4V to 0.9V output voltage. This work aims to achieve the best performance compromise between specifications such as DC gain, PSR, area and transient response. The robustness of the LDO schematic and layout was rigorously validated under 516 Process, Voltage, and Temperature (PVT) corners, as well as Monte Carlo (MC) Simulations.
No campo em constante expansão da tecnologia de ponta e aplicações Internet of Things (IoT), os System-on-Chip (SoC) tornaram-se numa solução atraente para minimizar a área ocupada e os custos de produção associados. Como os dispositivos procuram cada vez mais funcionar em frequências de operação mais altas e com melhor desempenho enquanto operam em tensões de alimentação mais baixas, qualquer flutuação de tensão pode representar um potencial risco para os Circuitos Integrados (IC). A urgência de abordar e mitigar estas flutuações torna-se clara neste contexto, enfatizando o papel crítico da regulação robusta de tensão na garantia de maior fiabilidade nos circuitos integrados. Para enfrentar este desafio, são necessárias soluções de conversão de energia eficientes, de resposta rápida e sem ruído como o bloco de Power Management of Integrated Circuits (PMICs). O Regulador Linear (LDO) é um dos principais componentes do PMIC, e são extensamente usados para alimentar outros circuitos com uma tensão de saída estável e precisa, independentemente de variações da corrente de saída ou na tensão de alimentação. Esta dissertação apresenta o projeto e implementação de um NMOS-LDO convencional robusto composto por um amplificador folded-cascode com tensão de alimentação de 1.028V a 1.32 V e tensão de saída de 0,4 a 0,9 V. Este trabalho visa alcançar o melhor compromisso de desempenho entre especificações como ganho DC, Power Supply Rejection (PSR), área e tempo de resposta. A robustez do esquemático e do layout do LDO foi rigorosamente validada sob 516 corners de Processo, Tensão e Temperatura (PVT), bem como simulações de Monte Carlo (MC) .
No campo em constante expansão da tecnologia de ponta e aplicações Internet of Things (IoT), os System-on-Chip (SoC) tornaram-se numa solução atraente para minimizar a área ocupada e os custos de produção associados. Como os dispositivos procuram cada vez mais funcionar em frequências de operação mais altas e com melhor desempenho enquanto operam em tensões de alimentação mais baixas, qualquer flutuação de tensão pode representar um potencial risco para os Circuitos Integrados (IC). A urgência de abordar e mitigar estas flutuações torna-se clara neste contexto, enfatizando o papel crítico da regulação robusta de tensão na garantia de maior fiabilidade nos circuitos integrados. Para enfrentar este desafio, são necessárias soluções de conversão de energia eficientes, de resposta rápida e sem ruído como o bloco de Power Management of Integrated Circuits (PMICs). O Regulador Linear (LDO) é um dos principais componentes do PMIC, e são extensamente usados para alimentar outros circuitos com uma tensão de saída estável e precisa, independentemente de variações da corrente de saída ou na tensão de alimentação. Esta dissertação apresenta o projeto e implementação de um NMOS-LDO convencional robusto composto por um amplificador folded-cascode com tensão de alimentação de 1.028V a 1.32 V e tensão de saída de 0,4 a 0,9 V. Este trabalho visa alcançar o melhor compromisso de desempenho entre especificações como ganho DC, Power Supply Rejection (PSR), área e tempo de resposta. A robustez do esquemático e do layout do LDO foi rigorosamente validada sob 516 corners de Processo, Tensão e Temperatura (PVT), bem como simulações de Monte Carlo (MC) .
Descrição
Palavras-chave
Internet of Things (IoT) Power Management Integrated Circuits (PMICs) NMOSbased Low Dropout Voltage Regulator (LDO) Area Optimization Folded Cascode Amplifier Power Supply Rejection (PSR)