Logo do repositório
 
Publicação

tlCell: a software transactional memory for the cell broadband engine architecture

dc.contributor.advisorLourenço, João
dc.contributor.authorLopes, André Filipe da Rocha
dc.date.accessioned2010-09-24T11:51:22Z
dc.date.available2010-09-24T11:51:22Z
dc.date.issued2010
dc.descriptionDissertação apresentada na Faculdade de Ciências e Tecnologia da Universidade Nova de Lisboa para a obtenção do Grau de Mestre em Engenharia Informáticaen_US
dc.description.abstractOs computadores evoluíram exponencialmente na ultima década. A performance tem sido o principal objectivo resultando no aumento do frequência dos processadores, situação que já não é fazível devido ao consumo de energia exagerado dos processadores actuais. A arquitectura Cell Broadband Engine começou com o objectivo de providenciar alta capacidade computacional com um baixo consumo energético. O resultado é uma arquitectura com multiprocessadores heterogéneos e uma distribuição de memória única com vista a alto desempenho e redução da complexidade do hardware para reduzir o custo de produção. Espera-se que as técnicas de concorrência e paralelismo aumentem a performance desta arquitectura, no entanto as soluções de alto desempenho apresentadas s˜ao sempre muito especificas e devido à sua arquitectura e distribuição de memória inovadora ´e ainda difícil apresentar ferramentas passíveis de explorar concorrência e paralelismo como um camada de abstracção. Memória Transaccional por Software é um modelo de programação que propõe este nível de abstracção e tem vindo a ganhar popularidade existindo já variadas implementações com performance perto de soluções específicas de grão fino. A possibilidade de usar Memória Transaccional por Software nesta arquitectura inovadora, desenvolvendo uma ferramenta capaz de abstrair o programador da consistência e gestão de memória é apelativo. Neste documento especifica-se uma plataforma deffered-update de Memória Transactional por Software para a arquitectura Cell Broadband Engine que tira partido da capacidade computacional dos Synergistic Processing Elements (SPEs) usando locks em commit-time. São propostos dois modelos diferentes, fully local e multi-buffered de forma a poder estudar as implicações das escolhas feitas no desenho da plataforma.en_US
dc.identifier.urihttp://hdl.handle.net/10362/4110
dc.language.isoporen_US
dc.publisherFaculdade de Cencias e Tecnologiaen_US
dc.subjectMemória transacional por softwareen_US
dc.subjectCell broadband engine architectureen_US
dc.subjectConsistent transaction layeren_US
dc.titletlCell: a software transactional memory for the cell broadband engine architectureen_US
dc.typemaster thesis
dspace.entity.typePublication
my.embargo.termsnullen_US
rcaap.rightsopenAccessen_US
rcaap.typemasterThesisen_US

Ficheiros

Principais
A mostrar 1 - 1 de 1
A carregar...
Miniatura
Nome:
Lopes_2010.pdf
Tamanho:
809.39 KB
Formato:
Adobe Portable Document Format
Licença
A mostrar 1 - 1 de 1
Miniatura indisponível
Nome:
license.txt
Tamanho:
432 B
Formato:
Item-specific license agreed upon to submission
Descrição: