Utilize este identificador para referenciar este registo: http://hdl.handle.net/10362/4062
Título: Power-and-area efficient 14-bit 1.5 MSample/s two-stage algorithmic ADC based on a mismatch-insensitive MDAC
Autor: Goes, J.
Esperança, B.
Tavares, R.
Galhardo, A.
Paulino, N.
Silva, M. Madeiros
Data: Mar-2008
Editora: IEEE
Resumo: This paper presents a 14-bit 1.5 MSample/s two-stage algorithmic ADC with a power-and-area efficiency better than 0.5 pJmm2 per conversion. This competes with the most efficient architectures available today namely, ΣΔ and self-calibrated pipeline. The 2 stages of the ADC are based on a new 1.5-bit mismatch-insensitive MDAC and simulations demonstrate that a THD of –79 dB and an ENOB better than 12 bits can be reached without self-calibration.
Descrição: IEEE International Symposium on Circuits and Systems, pp. 220 – 223, Seattle, EUA
URI: http://hdl.handle.net/10362/4062
Aparece nas colecções:FCT: DEE - Documentos de conferências internacionais

Ficheiros deste registo:
Ficheiro Descrição TamanhoFormato 
Goes_2008.pdf286,62 kBAdobe PDFVer/Abrir


FacebookTwitterDeliciousLinkedInDiggGoogle BookmarksMySpace
Formato BibTex MendeleyEndnote Degois 

Todos os registos no repositório estão protegidos por leis de copyright, com todos os direitos reservados.