A N-PATH FRONT-END FOR A RF-CMOS DIGITAL RECEIVER

Abstract

The evolution of digital communication standards, such as 5G, requires Radio Frequency Front-End (RFFE) of Radio Frequency Complementary Metal-Oxide-Semiconductor (RFCMOS) receivers to deal with complex modulations (e.g. Orthogonal Frequency Division Multiplexing (OFDM), 64-Quadrature Amplitude Modulation (QAM)) and a congested spectrum, which makes interference management crucial. As such, filters with a high quality factor are required. However, traditional solutions, which use multiple filters dedicated to different frequency bands, increase costs and complexity. N-path filters have emerged as an efficient alternative, offering high quality filters and reconfigurability to adjust the centre frequency and bandwidth, combining performance, flexibility and simplification. This thesis focuses on the implementation of key components of the RFFE receiver, such as the mixing, filtering, amplification and clock generation phases, with particular emphasis on the application of the N-Path filter. The design and layout of the components were developed in 65nm Bulk Complementary Metal-Oxide-Semiconductor (CMOS) technology, with a supply voltage of 1.2V, with the receiver being designed to operate in the GHz band. The simulations carried out on the receiver schematic demonstrated fulfilment of the main performance requirements, including selectivity and quality factor, validating the effectiveness of implementing the N-path filter in the receiver chain. To assess the N-path behaviour under technology parameter variations, Monte Carlo simulations were conducted, analyzing key performance metrics such as DC gain, center frequency, and gain at center frequency. The robustness of the circuit was evaluated through the average and standard deviation of these parameters. Additionally, the post-layout simulations, with RC extraction, were consistent with the results obtained in the schematic, with minor deviations. Finally, the energy consumption revealed that the RFFE of the RF-CMOS receiver consumed 1.58mW.

A evolução dos padrões de comunicação digital, como o 5G, exige que os recetores de RF-CMOS lidem com modulações complexas (e.g., OFDM, 64-QAM) e um espectro congestionado,que torna crucial a gestão de interferências. Como tal, são necessários filtros com elevado fator de qualidade. Contudo, soluções tradicionais, que utilizam múltiplos filtros dedicados a diferentes bandas de frequência, aumentam custos e complexidade. Os filtros N-path surgem como uma alternativa eficiente, ao oferecerem filtros com alta qualidade e reconfigurabilidade para ajustar a frequência central e a largura de banda, combinando desempenho, flexibilidade e simplificação. Esta tese centra-se na implementação de componentes chave do RFFE de um recetor, que implementam as fases de mistura, filtragem, amplificação e geração de relógio, com particular ênfase na aplicação do filtro N-Path. O projeto e a disposição dos componentes foram desenvolvidos em tecnologia Bulk CMOS de 65nm da TSMC, com uma tensão de alimentação de 1.2V, com o recetor a ser desenvolvido para funcionar na banda dos GHz. As simulações realizadas no esquema do recetor demonstraram o cumprimento dos principais requisitos de desempenho, incluindo a seletividade e o fator de qualidade, validando a eficácia da implementação do filtro N-path na cadeia do recetor. Para avaliar o comportamento do N-path sob variações nos parâmetros da tecnologia, foram efectuadas simulações de Monte Carlo, analisando os principais parâmetros de desempenho, como o ganho DC, a frequência central e o ganho na frequência central. A robustez do circuito foi avaliada através da média e do desvio padrão destes parâmetros. Adicionalmente, as simulações pós-layout, com extração RC, foram consistentes com os resultados obtidos no esquemático, com pequenos desvios. Finalmente, o consumo de energia revelou que o RFFE do recetor RF-CMOS consumiu 1.58mW.