|
RUN >
Faculdade de Ciências e Tecnologia (FCT) >
FCT Departamentos >
FCT: Departamento de Informática >
FCT: DI - MA Dissertations >
Please use this identifier to cite or link to this item:
http://hdl.handle.net/10362/4110
|
| Title: | tlCell: a software transactional memory for the cell broadband engine architecture |
| Authors: | Lopes, André Filipe da Rocha |
| Advisor: | Lourenço, João |
| Keywords: | Memória transacional por software Cell broadband engine architecture Consistent transaction layer |
| Issue Date: | 2010 |
| Publisher: | Faculdade de Cencias e Tecnologia |
| Abstract: | Os computadores evoluíram exponencialmente na ultima década. A performance tem sido
o principal objectivo resultando no aumento do frequência dos processadores, situação que
já não é fazível devido ao consumo de energia exagerado dos processadores actuais. A arquitectura Cell Broadband Engine começou com o objectivo de providenciar alta capacidade computacional com um baixo consumo energético. O resultado é uma arquitectura com multiprocessadores
heterogéneos e uma distribuição de memória única com vista a alto desempenho e redução da complexidade do hardware para reduzir o custo de produção. Espera-se que as técnicas de concorrência e paralelismo aumentem a performance desta arquitectura, no entanto
as soluções de alto desempenho apresentadas s˜ao sempre muito especificas e devido à
sua arquitectura e distribuição de memória inovadora ´e ainda difícil apresentar ferramentas passíveis de explorar concorrência e paralelismo como um camada de abstracção. Memória Transaccional por Software é um modelo de programação que propõe este nível de abstracção e tem vindo a ganhar popularidade existindo já variadas implementações com performance perto de soluções específicas de grão fino. A possibilidade de usar Memória Transaccional
por Software nesta arquitectura inovadora, desenvolvendo uma ferramenta capaz de abstrair o programador da consistência e gestão de memória é apelativo. Neste documento especifica-se uma plataforma deffered-update de Memória Transactional por Software para a arquitectura Cell Broadband Engine que tira partido da capacidade computacional dos Synergistic Processing
Elements (SPEs) usando locks em commit-time. São propostos dois modelos diferentes,
fully local e multi-buffered de forma a poder estudar as implicações das escolhas feitas no desenho da plataforma. |
| Description: | Dissertação apresentada na Faculdade de Ciências e Tecnologia da Universidade Nova de Lisboa para a obtenção do Grau de Mestre em Engenharia Informática |
| URI: | http://hdl.handle.net/10362/4110 |
| Appears in Collections: | FCT: DI - MA Dissertations
|
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.
|