Geração automática de controladores em FPGA integrando animação gráfica

Abstract

Este trabalho tem o objectivo de gerar automaticamente o código de implementação para controladores de processos, integrando a actualização do sinóptico associado. Os controladores considerados vão ser implementados em plataformas reconfiguráveis baseadas em FPGA (Field Programmable Gate Arrays), integrando interface gráfica dedicada (LCD – Liquid Crystal Display) bem como interfaces de entrada/saída permitindo a sua interligação física ao processo a controlar. Para tal, desenvolveu-se uma ferramenta denominada Animator4FPGA, que gera código VHDL,com a função de criar e animar o sinóptico apresentado no LCD, interligar o sinóptico ao controlador e associar as entradas/saídas do modelo do sistema às entradas/saídas da plataforma de implementação. O sistema é modelado através de redes de Petri (RdP) IOPT, editadas na ferramenta Snoopy-IOPT, que tem também a função de descrever a RdP IOPT no formato PNML. O Animator4FPGA recebe como entrada um conjunto de regras que associam as características do modelo comportamental do sistema às características do sinóptico. Este conjunto de regras é definido utilizando a aplicação Animator. O código do controlador é gerado pela ferramenta PNML2VHDL, que gera código VHDL a partir do PNML da RdP IOPT. As ferramentas Snoopy-IOPT, Animator e PNML2VHDL foram realizadas no âmbito de outras dissertações de Mestrado.